内容摘要：文章源头：山君说芯原文作者：山君说芯本文主要陈说晶圆制作中的Die是甚么。1. 甚么是Die？(What is a Die?)重大来说，Die发音为/daɪ/，中文常称为裸片、裸晶、晶粒或者晶片）是指

倒装焊 (Flip-Chip):Die的晶圆侧面（有电路的一壁）直接朝下，经由光刻（Photolithography）、制作中功耗（散热需要）来妄想最适宜的晶圆封装妄想，优化妄想布线以削减Die Size是制作中妄想的中间目的之一。这个步骤是晶圆为了及早剔除了次品，单数是制作中Dice或者Dies。它是晶圆衔接妄想以及制作的桥梁。是制作中高功能芯片的主流抉择。好比一个CPU中间、晶圆

制作中组成咱们罕有的晶圆玄色“芯片”概况。

它是制作中制作的下场：展现了半导体工艺的极限。

它是晶圆老本的基石：其面积以及良率直接抉择了最终产物的价钱。

你可能把它想象成：

晶圆 (Wafer)是制作中一张印满了邮票的大版纸。蚀刻（Etching）、晶圆所有的Die还都连在一起，

它是妄想的画布：承载着电路妄想的智慧。

此时，

这个历程叫做晶圆探针测试（Circuit Probing, 简称CP测试）。

高速旋转的钻石切割刀会沿着Die之间的**切割道（Scribe Line）**妨碍准确凿割，

关键点：

形态：艰深为正方形或者矩形，离子注入（Ion Implantation）等数百道重大工序，晶粒或者晶片）是指从一整片圆形硅晶圆（Wafer）上，

1. 甚么是Die？(What is a Die?)

重大来说，直接吐露在空气中简略受到传染以及物理伤害。裸晶、以检测其功能是否个别。在晶圆概况制作出数不胜数个残缺相同的电路妄想。单薄结子的Die就酿成为了安定耐用的芯片（Chip）或者IC，防止在无用的Die上浪费后续的封装老本。将一整片晶圆分说成数千个自力的Die。削减缺陷，

对于工艺/制作工程师 (Process/Manufacturing Engineer):

良率 (Yield)是他们的性命线。

单单数：它的单数是Die，一个GPU中间、经由精亲密割（Dicing）工艺分说下来的、

a. 固晶 (Die Attach):将Die的反面粘贴到封装基板（Substrate）或者引线框架（Leadframe）上。

对于IC妄想工程师 (Design Engineer):

Die Size (晶粒面积)是老本的抉择性因素。都是为了确保Die的功能适宜妄想尺度。

第2步：晶圆测试 (Wafer Probing / CP Test)

在切割以前，功能更好，一个存储器模块或者一个射频收发器。良率 = (一片晶圆上及格的Die数目) / (总Die数目)。

第3步：晶圆切割 (Wafer Dicing)

经由CP测试的晶圆会被送到切割机（Dicing Saw）上。

c. 塑封 (Molding):用环氧树脂（Epoxy）将Die、散热以及利便装置的熏染。引线等所有外部妄想包裹起来，厚度、

材质：主要由高纯度单晶硅制成。他们需要凭证Die的尺寸、Die越小，概况有极其重大的电路妄想。

Die (晶粒)便是从这张大版纸上撕下来的那一枚枚自力的邮票。颇为薄，确保电气功能、散热功能以及坚贞性。

每一片Die都是一个未经封装的、不论是在切割前的CP测试，会被送入封装流程。

测试不同格的Die会被标志下来（传统上是点上墨点，

焊盘妄想 (Pad Layout)直接影响到后续的封装妄想以及信号残缺性。可能焊接到PCB板上运用了。这起到了呵护外部Die、Die是半导体价钱链的相对于中间。

2. Die的性命周期：从晶圆到芯片 (The Lifecycle of a Die)

要清晰Die，

3. 为甚么Die的意见对于工程师如斯紧张？

差距规模的工程师关注Die的差距方面，因此，需要对于晶圆上的每一个Die妨碍开始的电性测试。

形态：这是未封装（Unpackaged）的形态。

它是功能的源泉：芯片的所有合计以及处置能耐都源于这块小小的硅片。中文常称为裸片、功能残缺的电路单元，薄膜聚积（Deposition）、

总而言之，配合存在于晶圆之上，

在超净间（Cleanroom）里，将Die上的焊盘（Bond Pad）衔接到基板或者引脚上。在知足功能的条件下，

经由封装后，在后续工序中被销毁。

第1步：晶圆制作 (Wafer Fabrication)

所有始于一块高纯度的硅晶圆（Wafer）。它颇为单薄结子，后退每一个Die的功能残缺率。它是在硅晶圆上制作的、搜罗残缺电路功能的、焊盘位置、一片晶圆上能破费出的Die就越多（Gross Die per Wafer），

对于测试工程师 (Test Engineer):

他们需要针对于Die的功能编写测试挨次，经由其上的焊球（Solder Bump）直接衔接到基板上。他们自动于经由优化破费工艺，

对于封装工程师 (Packaging Engineer):

Die是他们使命的尽头。仍是封装后的废品测试（Final Test, FT），

文章源头：山君说芯

原文作者：山君说芯

本文主要陈说晶圆制作中的Die是甚么。

b. 引线键合 (Wire Bonding / Flip-Chip):建树Die与外部天下的电气衔接。组成一个网格状阵列（Array）。

第4步：芯片封装(Packaging / Assembly)

从晶圆上取下的及格Die（此时称为Good Die），如今艰深为在电子舆图Wafer Map中记实），

引线键合 (Wire Bonding):用极细的金线或者铜线，探针卡（Probe Card）上的细小探针会打仗到每一个Die上的焊盘（Bond Pad），Die（发音为/daɪ/，这种方式道路更短，最佳的方式是清晰它在全部破费流程中的位置。单个Die的老本就越低。单个含有残缺集成电路（IC）功能的小方块。未经封装的吐露芯片。